数字 IC 综合实现工程师

【岗位职责】 逻辑综合与优化 1. 运用主流 EDA 工具(含 Synopsys DC/FC 与 Cadence Genus)开展门级与芯片级逻辑综合。 2. 制定并实施定制化综合策略,以优化时序、面积与功耗表现。 3. 分析建立/保持时间违例,独立排查并解决复杂的时钟域交叉(CDC)问题,确保稳健的时序收敛。 形式验证 1. 通过 Formality、Conformal 等形式验证工具,对 RTL 与门级网表进行逻辑等价性检查(LEC),确保综合流程全程功能完全一致。 SDC 开发与管理 1. 开发精确、完整且可扩展的 SDC 文件,以规范并指导后续物理实现与静态时序分析(STA)流程。 跨团队协作 1. 与前端设计工程师及 DFT 工程师密切协作,充分理解设计规范,并给出专业的设计可综合性(design-for-synthesis)建议以提升设计可合成性。 2. 与物理设计团队协作,分…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。