DFT工程师(J12807)

1、参与先进工艺下IP/Block/DFT实现和验证：OCC/Mbist/Scan/Boundary scan Insertion以及对应的仿真； 2、DFT flow中的drc check和fix，覆盖率的分析和提升； 3、参与DFT方案的改进和优化； 4、协助后端工程师完成时序收敛； 5、协助ATE工程师完成芯片的量产测试。 【任职要求】 1、微电子或相关专业本科及以上2-8年DFT相关工作经验； 2、使用过Mentor/Synopsys的dft工具，熟练掌握Tessent SSN flow； 3、熟悉数字电路，Timing分析； 4、熟练使用脚本语言：TCL/Makefile/Python等； 5、有熟悉综合、UPF流程经验的更优。

本站当前在招 392 个武汉技术研发岗位，其中 25 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 12K ~ 30K（25~75 分位），中位约 20K，最低 5K、最高 80K。

本岗位标注月薪 25K ~ 50K，高于该范围约 76% 的在招岗位。