ASIC 物理设计工程师

ASIC-PD 团队正在招聘初级和高级工程师，工作范围是从 RTL 到 GSDII 的物理设计：设计质量检查、综合、形式检查、分区、约束（针对设计和工艺）、异步检查、时序分析/修复/签核，以及所有相关流程。加入我们，您将与这些领域的专家一起工作；您不仅从事物理应用工作，还将与所有相关团队共同推动物理友好设计：ASIC/P&R/DFT/SI/ARCH 等；您将参与最先进的工艺/技术、世界上最大的芯片。 您将从事的工作： 分层设计的 STA。 约束创建与验证、时序预算。 分区级和全芯片级的时序收敛。 特殊时序收敛，如 io、test、clock 等。 综合、网表质量检查、形式验证。 实施芯片分区和布局规划。 功能 eco 创建。 开发并增强从前端（布局前）到后端（布局后）的整个时序收敛流程。 上述任一领域的流程自动化开发、方法论。 我们期望的人选： EE、CS 或微电子硕士，1 年以上经验优先…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 24349 个上海岗位（全城各职能合计），其中 1198 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 8K ~ 20K（25~75 分位），中位约 12K，最低 0.8K、最高 113K。