岗位描述(节选)
岗位介绍
参与 CUDA 兼容 GPU 核心的 RTL 设计与验证。入职后从一个边界清晰的模块开始,例如寄存器文件、scoreboard、warp 调度、指令发射、执行流水线或访存控制。
主要使用 Chisel 开发 RTL,同时保留 Verilog 和 SystemVerilog 仿真及验证环境。Chisel和形式验证工具可以在入职后学习。
工作内容
根据模块规格,使用 Chisel、Verilog 或 SystemVerilog 完成 RTL 设计。
为负责模块编写单元测试、断言和自动回归测试。
分析仿真波形、接口事件和形式验证反例,定位设计或规格中的问题。
将 RTL 执行结果与指令参考模型进行比对,检查状态更新、指令提交和异常行为。
参与模块综合、时序检查、性能分析及 FPGA 验证。
编写简洁的设计文档、接口文档和测试记录。
任职要求
电子信息、集成电路、计算机、自动化等相关专业……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。