岗位描述(节选)
岗位职责
负责高端AI SoC、服务器大模型芯片、Chiplet多芯架构的高速SerDes接口整体设计、集成、调优与量产落地,主流协议包含 PCIe、UCIe,兼顾USB、SFI等高速差分接口。
负责高速接口IP选型、规格评估、架构方案定义,完成IP参数配置、时钟/复位/电源域规划、IO约束制定,输出完整的接口集成方案与设计文档。
负责DDR IP选型(熟悉LPDDR5/6相关协议规范)、规格评估、架构方案定义,完成IP参数配置、时钟/复位/电源域规划、IO约束制定,输出完整的接口集成方案与设计文档。
负责UCIe Chiplet互联接口前端集成与系统适配,完成Die-to-Die互联拓扑、通道分配、链路训练、握手时序、跨芯片信号交互设计,支撑多芯合封系统架构。
负责PCIe(Gen4/Gen5)接口系统集成、链路配置、LTSSM状态机调试、通道均衡、链路稳定性调优,完……
完整岗位描述与官方投递入口,请登录后在岗位详情页查看。