数字设计工程师（LD-北京）(J11126)

工作职责： 1、理解电路工作原理； 使用Verilog在模块级进行逻辑设计与实现，并完成芯片集成； 2、掌握逻辑与电路设计基础知识，具备良好的IC验证能力，具备良好的沟通能力和问题解决能力； 3、熟悉专业验证工具，如System Verilog、VMM/OVM/UVM或System C/Test Builder等，熟悉Perl、python和shell编程者优先； 4、与应用工程师紧密合作，参与芯片上电、调试及问题解决。 【任职要求】 1、 本科及以上学历； 电子、通信、微电子工程或计算机科学相关专业 ，至少3年以上基于高级语言（优先Verilog）的数字设计经验，熟悉ASIC前端设计流程，包括编码、仿真、验证和综合； 2、熟悉Synopsys、Cadence或Mentor等公司的EDA工具，如NC-Verilog、VCS、DC和Prime Time； 3、熟悉视频/图像处理设计者优先；…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 21791 个北京岗位（全城各职能合计），其中 1808 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 7K ~ 20K（25~75 分位），中位约 12K，最低 1K、最高 300K。