PE 验证工程

概述 作为 Principal Verification Engineer，候选人将向验证总监汇报，此职位为全职。成功的申请者将在产品开发中担任高度可见的角色，并负责定义和执行令人兴奋的 DDR 内存接口产品的验证计划。 职责 使用数据手册、来自工程师/客户的输入，并与系统和设计工程师紧密合作，创建数字验证计划。 在 SystemVerilog 和 UVM 中实现数字测试平台，以施加约束随机激励。 实现 UVM 参考模型以检查数字 DUT 行为。 调试问题，跟踪缺陷、功能覆盖率和 RTL 代码覆盖率 在动态且跨学科的研发团队中工作，为流程和方法学开发做出贡献 指导初级工程师 任职资格 MS EE 且 5~8 年经验，或 PhD EE 且 5 年以上验证经验 具有使用 System Verilog 或 Verilog 以及 UVM 方法学进行编码的丰富经验 具有模拟/混合信号产品（DDR…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 24889 个上海岗位（全城各职能合计），其中 1212 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 8K ~ 20K（25~75 分位），中位约 12K，最低 0.8K、最高 113K。