ASIC Mid-End (Synthesis/DFT) Engineer/Sr.(J11705)

1. 负责芯片前端的综合（Synthesis）工作，优化芯片的性能、功耗和面积（PPA），确保满足项目需求。 2. 主导STA静态时序分析，分析时序路径，解决时序收敛问题，保证芯片的时序性能。 3. 撰写UPF文件，支持低功耗设计，并进行低功耗检查以确保设计符合节能标准。 4. 进行LEC逻辑等价性检查，验证综合后的网表与原始RTL设计的一致性。 5. 执行Lint/CDC检查，确保RTL代码的质量和跨时钟域信号的安全性。 6. 制定IP级和芯片级的DFT架构与DFT Flow，参与DFT Spec的定义与评审。 7. 完成Scan Chain Insertion、Scan Compression、MBIST Insertion、Boundary Scan（JTAG/IEEE 1149.x）等DFT电路的实现与验证。 8. 负责ATPG测试向量生成与仿真调试，覆盖Stuck-…… 完整岗位描述与官方投递入口,请登录后在岗位详情页查看。

本站当前在招 3009 个上海技术研发岗位，其中 100 个公开标注了薪资。按这些标注统计：月薪（税前）主流区间 12K ~ 23K（25~75 分位），中位约 20K，最低 4K、最高 100K。